

# 국내공개특허공보 제1999-59087호(1999.07.26) 1부.

[첨부그림 1]

특1999-0059087

## (19) 대한민국특허청(KR)

## (12) 공개특허공보(A)

(51) Int. Cl.  
H01L 21/28

(11) 공개번호 특1999-0059087  
(43) 공개일자 1999년07월26일

(21) 출원번호	10-1997-0079284
(22) 출원일자	1997년12월30일
(71) 출원인	현대전자산업 주식회사 김영환
(72) 발명자	경기도 이천시 부발읍 아미리 산 136-1 이성권 경기도 이천시 부발읍 아미리 산136-1 현대전자사업대아파트 108-104 김남성 경기도 이천시 대월면 사동리 현대아파트 103동 906호 신영무, 최승민
(74) 대리인	신영무, 최승민

심사청구 : 없음

### (54) 반도체 소자의 금속배선 형성 방법

#### 요약

본 발명은 반도체 소자에서 전도성이 우수한 구리와 같은 금속을 이용하는 금속배선 형성 방법에 관한 것으로, 하부 금속배선과 연결되는 상부 금속배선을 제 1 금속층과 제 2 금속층의 이중 구조로 된 장벽 금속층을 형성하고, 화학 기상 증착법(CVD)으로 전도성이 우수한 물질층을 증착하고, 이후 절소 부위기 하에서 열처리를 실시하여 제 2 금속층이 열역학적으로 보다 안정된 물질로 변화시킨 후, 화학적 기계적 연마법(CMP)으로 상부 금속배선을 완성하므로써, 상하부 금속배선의 콘택 저항을 개선시킴과 동시에 상부 금속배선의 산화를 방지하여 소자의 전기적 특성을 향상시킬 수 있는 금속배선 형성 방법에 관한 것이다.

#### 도면

#### 도1

#### 명세서

#### 도면의 간단한 설명

도 1(a) 내지 도 1(d)는 본 발명의 실시예에 따른 반도체 소자의 금속배선 형성 방법을 설명하기 위해 도시한 소자의 단면도.

<도면의 주요부분에 대한 부호의 설명>

- |             |             |
|-------------|-------------|
| 1: 기판       | 2: 하부 금속배선  |
| 3: 층간 절연막   | 4: 트렌치      |
| 10: 장벽 금속층  | 11: 제 1 금속층 |
| 12: 제 2 금속층 | 12A: 질화 금속층 |
| 13: 배선용 금속층 | 20: 상부 금속배선 |

#### 발명의 상세한 설명

##### 발명의 목적

##### 발명이 속하는 기술분야 및 그 분야의 종래기술

본 발명은 반도체 소자의 금속배선 형성 방법에 관한 것으로, 특히 다층 금속배선에서 금속배선 재료로 전도성이 우수한 물질을 사용하되, 상하부 금속배선의 콘택 저항을 개선시키면서 상부 금속배선의 산화를 방지하여 소자의 전기적 특성을 향상시킬 수 있는 금속배선 형성 방법에 관한 것이다.

일반적으로, 반도체 소자가 고집적화 되어감에 따라 금속배선은 다층 구조가 적용되고 있다. 금속배선 재료로 알루미늄(Al) 또는 텅스텐(W)이 널리 사용되고 있으나, 낮은 용점과 높은 비저항으로 인하여 초고집적 반도체 소자에 더 이상 적용이 어렵게 되었다. 따라서, 금속배선의 대체 재료에 대한 개발 필요성이 대두되고 있는 실정이다. 대체 재료로 전도성이 우수한 물질인 구리(Cu), 금(Au), 은(Ag), 코발트(Co), 크롬(Cr), 니켈(Ni) 등이 있으며, 이러한 물질들 중 전도성 및 생산원가를 고려하여 구리가 널리 적용되

고 있다. 구리는 원자의 크기가 매우 작고 화학적인 변화도가 매우 크기 때문에 열처리 과정 중에 쉽게 산화되는 특성이 있으므로 구리박막의 패턴 형성시 전면을 보호막으로 감싸주면서 구리박막에 연결되는 다른 금속배선과의 원활한 통전이 되도록 하여야 한다.

#### 발명이 이루고자 하는 기술적 과제

따라서, 본 발명은 다층 금속배선에서 금속배선 재료로 전도성이 우수한 물질들 사용하되, 상하부 금속배선의 콘택 저항을 개선시키면서 상부 금속배선의 산화를 방지하여 소자의 전기적 특성을 향상시킬 수 있는 금속배선 형성 방법을 제공함에 그 목적이 있다.

이러한 목적을 달성하기 위한 본 발명의 금속배선 형성 방법은 반도체 소자를 형성하기 위한 여러 요소가 형성된 구조의 기판 상에 하부 금속배선을 형성하고, 상기 하부 금속배선을 포함한 전체구조상에 중간 절연막을 형성하는 단계; 상기 중간 절연막의 일부분을 식각 하여 상기 하부 금속배선의 상부면이 노출되는 트렌치를 형성한 후, 상기 트렌치를 포함한 상기 중간 절연막 상에 제 1 금속층 및 제 2 금속층을 순차적으로 증착 하여 장벽 금속층을 형성하는 단계; 상기 장벽 금속층이 형성된 트렌치 부분에 배선용 금속층을 형성하는 단계; 열처리 공정을 실시하여 상기 제 2 금속층을 열역학적으로 보다 안정된 물질로 변화시키는 단계; 및 에치백 공정을 실시하여 상기 트렌치 내부에 상기 제 1 금속층, 상기 절화 금속층 및 상기 배선용 금속층으로 된 상부 금속배선을 형성시키는 단계를 포함하여 이루어지는 것을 특징으로 한다.

#### 발명의 구성 및 작용

이하, 본 발명을 첨부된 도면을 참조하여 상세히 설명하기로 한다.

도 1(a) 내지 도 1(d)는 본 발명의 실시예에 따른 반도체 소자의 금속배선 형성 방법을 설명하기 위해 도시한 소자의 단면도이다.

도 1(a)를 참조하면, 반도체 소자를 형성하기 위한 여러 요소가 형성된 구조의 기판(1)상에 하부 금속배선(2)이 형성된다. 하부 금속배선(2)을 포함한 전체구조상에 중간 절연막(3)이 형성된다. 중간 절연막(3)의 일부분을 식각 하여 하부 금속배선(2)의 상부면이 노출되는 트렌치(4)가 형성된다.

하부 금속배선(2)은 통상적으로 약 1000°C 이상으로 높은 물질, 예를 들어, 텅스텐(W), 니켈(Ni), 금(Au), 은(Ag), 코발트(Co) 등으로 형성된다. 중간 절연막(3)은 스피드 온 글라스(SOG), 보론 포스포러스 실리카 글라스(BPSG), 화학 기상 증착 실리콘 옥사이드(CVD SiO<sub>2</sub>) 등으로 형성된다.

도 1(b)를 참조하면, 트렌치(4)를 포함한 중간 절연막(3)상에 제 1 금속층(11) 및 제 2 금속층(12)을 순차적으로 증착 하여 이중 구조의 장벽 금속층(10)이 형성된다. 장벽 금속층(10)이 형성된 트렌치(4) 부분에 전도성이 우수한 물질들 증착 하여 배선용 금속층(13)이 형성된다.

제 1 금속층(11)은 티타늄 나이트라이드(TiN), 텅스텐 나이트라이드(WN), 티타늄 텅스텐(TiW), 코발트 나이트라이드(CoN), 크롬 나이트라이드(CrN) 등으로 형성된다. 제 2 금속층(12)은 티타늄(Ti), 텅스텐(W), 코발트(Co), 크롬(Cr), 니켈(Ni) 등으로 형성된다. 배선용 금속층(13)은 화학 기상 증착법(CVD)으로 전도성이 우수한 물질인 구리(Cu), 금(Au), 은(Ag), 코발트(Co), 크롬(Cr), 니켈(Ni) 등을 증착 하여 형성된다.

도 1(c)를 참조하면, 제 2 금속층(12)을 열역학적으로 보다 안정된 물질로 변화시키기 위해, 열처리 공정을 실시한다. 열처리 공정은 700 내지 1200°C의 온도 범위와 질소 분위기에서 실시된다. 열처리 공정동안 제 2 금속층(12)을 이루는 금속 원자가 표면 쪽으로 이동되어 제 2 금속층(12)은 표면부에서 열역학적으로 안정된 물질인 절화 금속층(12A)으로 변화된다. 제 2 금속층(12)이, 전술한 바와 같이, 티타늄(Ti), 텅스텐(W), 코발트(Co), 크롬(Cr), 니켈(Ni) 등으로 형성될 경우, 절화 금속층(12A)은 티타늄 나이트라이드(TiN), 텅스텐 나이트라이드(WN), 코발트 나이트라이드(CoN), 크롬 나이트라이드(CrN), 니켈 나이트라이드(NiN) 등으로 된다.

도 1(d)를 참조하면, 에치백 공정을 실시하여 중간 절연막(3) 상부면의 제 1 금속층(11) 및 절화 금속층(12A)을 제거하여 트렌치(4) 내부에 제 1 금속층(11), 절화 금속층(12A) 및 배선용 금속층(13)으로 된 상부 금속배선(20)이 형성된다. 에치백 공정은 화학적 기계적 연마법(CMP)을 적용한다.

#### 발명의 효과

상술한 바와 같이, 본 발명은 하부 금속배선과 연결되는 상부 금속배선을 제 1 금속층과 제 2 금속층의 이중 구조로 된 장벽 금속층을 형성하고, 화학 기상 증착(CVD)법으로 전도성이 우수한 물질들 증착하고, 이후 질소 분위기 하에서 열처리를 실시하여 제 2 금속층이 열역학적으로 보다 안정된 물질로 변화시킨 후, 화학적 기계적 연마법(CMP)으로 상부 금속배선을 완성하므로써, 상하부 금속배선의 콘택 저항을 개선 시키고 동시에 상부 금속배선의 산화를 방지하여 소자의 전기적 특성을 향상시킬 수 있다.

#### (57) 청구의 범위

##### 청구항 1

반도체 소자를 형성하기 위한 여러 요소가 형성된 구조의 기판상에 하부 금속배선을 형성하고, 상기 하부 금속배선을 포함한 전체구조상에 중간 절연막을 형성하는 단계;

상기 중간 절연막의 일부분을 식각 하여 상기 하부 금속배선의 상부면이 노출되는 트렌치를 형성한 후, 상기 트렌치를 포함한 상기 중간 절연막 상에 제 1 금속층 및 제 2 금속층을 순차적으로 증착 하여 장벽 금속층을 형성하는 단계;

상기 장벽 금속층이 형성된 트랜치 부분에 배선용 금속층을 형성하는 단계;

열처리 공정을 실시하여 상기 제 2 금속층을 열역학적으로 보다 안정된 물질인 질화 금속층으로 변화시키는 단계; 및

에치백 공정을 실시하여 상기 트랜치 내부에 상기 제 1 금속층, 상기 질화 금속층 및 상기 배선용 금속층으로 된 상부 금속배선을 형성시키는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 금속배선 형성 방법.

#### 형구항 2

제 1 항에 있어서, 상기 하부 금속배선은 용융점이 약 1000℃ 이상으로 높은 물질인 텅스텐(W), 니켈(Ni), 금(Au), 은(Ag) 및 코발트(Co)중 어느 하나로 형성되는 것을 특징으로 하는 반도체 소자의 금속배선 형성 방법.

#### 형구항 3

제 1 항에 있어서, 상기 측간 절연막은 스피 온 글라스(SOG), 보론 포스포러스 실리카 글라스(BPSG) 및 화학 기상 증착 실리콘 옥사이드(CVD SiO<sub>2</sub>)중 어느 하나로 형성되는 것을 특징으로 하는 반도체 소자의 금속배선 형성 방법.

#### 형구항 4

제 1 항에 있어서, 상기 제 1 금속층은 티타늄 나이트라이드(TiN), 텅스텐 나이트라이드(WN), 티타늄 텅스텐(TiW), 코발트 나이트라이드(CoN) 및 크롬 나이트라이드(CrN)중 어느 하나로 형성되는 것을 특징으로 하는 반도체 소자의 금속배선 형성 방법.

#### 형구항 5

제 1 항에 있어서, 상기 제 2 금속층은 티타늄(Ti), 텅스텐(W), 코발트(Co), 크롬(Cr) 및 니켈(Ni)중 어느 하나로 형성되는 것을 특징으로 하는 반도체 소자의 금속배선 형성 방법.

#### 형구항 6

제 1 항에 있어서, 상기 배선용 금속층은 화학 기상 증착법(CVD)으로 전도성이 우수한 물질인 구리(Cu), 금(Au), 은(Ag), 코발트(Co), 크롬(Cr) 및 니켈(Ni)중 어느 하나로 형성되는 것을 특징으로 하는 반도체 소자의 금속배선 형성 방법.

#### 형구항 7

제 1 항에 있어서, 상기 열처리 공정은 700 내지 1200℃의 온도 범위와 질소 분위기에서 실시되는 것을 특징으로 하는 반도체 소자의 금속배선 형성 방법.

#### 형구항 8

제 1 항에 있어서, 상기 질화 금속층은 티타늄 나이트라이드(TiN), 텅스텐 나이트라이드(WN), 코발트 나이트라이드(CoN), 크롬 나이트라이드(CrN) 및 니켈 나이트라이드(NiN)중 어느 하나로 형성되는 것을 특징으로 하는 반도체 소자의 금속배선 형성 방법.

#### 형구항 9

제 1 항에 있어서, 상기 에치백 공정은 화학적 기계적 연마법(CMP)을 사용하는 것을 특징으로 하는 반도체 소자의 금속배선 형성 방법.

도면

도면 1

